JYMT-II型32位计算机组成原理实验系统

一、适用范围：

JYMT-II型32位计算机组成原理实验系统是为《计算机组成原理》等课程的教学实验而研制的，能完成主要的基本部件实验和32位微程序控制实验，同时也可供计算机其它课程的教学和培训使用。

二、硬件参数：

1、本设备系统可以满足32位计算机组成原理等课程的教学实验而研制的，可以完全匹配北京理工大学出版社出版的精品实验教材。

2、本系统采用了新颖开放的电路结构，设备核心功能采用3块独立的电路模块结构，分别是数据输入输出模块（A板）、运算器及存储器模块（B板）、微程序控制模块（C板），每个功能板可以自由拆卸和进行独立EDA仿真开发；

3、设备实验过程中，不需要接任何实验导线，全部采用“自锁”开关的信号输入方式，实验设备采用32位指令译码的，为降低实验的繁琐程度，输入采用每组8位的数据方式输入；

4、设备的3个核心功能板模块之间是由64针的带卡槽的连接器方式连接，同时每个模块须装载到一个专用的固定位，C板装载到一个专用的滑道上，自由滑动，方便取用观测和维修；

5、数据输入数模块（A板）：具体有8位数据输入及地址输入单元、运算器指令及存储器指令控制单元、工作模式指令控制单元等电路构成；

6、运算器及存储器模块（B板） ：数据运行状态显示电路、运算器单元、寄存器、锁存等功能单元电路；

7、微程序控制器模块（C板）：64针插座卡槽设计结构，采用2片ALTERA公司的EMP240系列FPGA芯片为主芯片，同时要求每块芯片提供JTAG下载接口，为学生实验使用，该结构和实验内容须与指定教材内容保持一致，支持32位数据处理实验，4个独立的ALU简单运算单元，1个复杂的SBW ALU运算单元，可进行整型数据实验和浮点型数据运算实验，8个独立高速缓存，每路缓存不低于256KB，实验时晶振时钟频率50MHZ（可选），实验过程中可以连接电脑进行仿真程序的编写，另外该模块微指令采用4片2816作为存储芯片，指令寄存器采用4片74LS273作为数据锁存芯片；

8、设备带有独立的32位微代码读写电路模块，该模块可支持4个可读写的芯片插座，插座带有锁紧开锁装置，操作方便，另外该模块带有32路数据置数模块，8路复用地址置数模块，置数模块都带有状态指示灯，每个指示灯对应每一位数据，该模块带有电源接口，可进行读写切换操作，配套实验主系统设备使用；

9、设备实验完全匹配北京理工大学出版社出版沈美娥等编著的《计算机组成原理实验指导教程》教材所列实验；

10、实验箱及电源：要求实验箱采用“双锁”设计，实验仿真的时候，可以将实验箱的上半部分取下来，方便实验操作，实验箱要求的大小不小于50×37cm×150px（长×宽×高），输入电源：交流220V。

二、可完成的实验项目不少于下列内容：

1、 控制信号使用方法及简单运算器组成实验

2、 运算器组成实验

3、 主存储器原理实验

4、 简单数据通路组成实验

5、 微程序控制器组成实验

6、 微程序控制器

7、 基于CPU及FPGA方式的仿真实验（选作）

三、推荐配置表：